即将推出的新型3D NAND TLC器件:三星176L和238L, SK海力士176L, KIOXIA/WD 162L

即将推出的新型3D NAND TLC器件:三星176L和238L, SK海力士176L, KIOXIA/WD 162L

我们对美光176L CTF CuA 3D NAND芯片进行了分析，这是世界上第一个从美光3400 1TB PCIe Gen4 NVMe 1.4 cSSD中移除的176L 3D NAND闪存设备。

现在，三星、SK海力士、KIOIXA和西部数据等其他领先的3D NAND厂商已经结束了风险产品阶段，进入了高产量的SSD应用产品阶段。162L/176L TLC芯片具有512Gb或1Tb的内存容量，TLC或QLC操作适用于UFS(移动)或cSSD/eSSD产品(例如SK hynix Platinum P41 PCIe NVMe Gen4 SSD)。

去年，美光先于其他厂商发布了176L 3D NAND产品，而在NAND市场供应不足的氛围下，其他厂商似乎都在静下心来。关于芯片的性能，似乎所有的162L/176L 3D NAND芯片看起来相当有竞争力。例如，该芯片的程序吞吐量为40 ~ 50 μs，平均读时间(tR)为160 ~ 184 MB/s。

再次，美光首次发布了176L CTF CuA 3D NAND芯片，195T用于512Gb TLC。钻头密度达到10.273 Gb/mm²与之前的128L 512Gb TLC模(7.755 Gb/mm)相比，512Gb TLC模的尺寸大幅缩小²）.

2层甲板结构(88L+88L)用于垂直NAND串集成，只有英特尔除外(3层甲板结构用于144L FG CuA)。对于三星来说，512Gb 176L TLC芯片将是1^圣生成的细胞-on- peripheral, COP (CuA)， TCAT V7 V-NAND和接下来的1Tb 238L TLC产品将是2^nd一代COP TCAT V8 V-NAND。虽然三星176L TLC芯片比特密度略低(8.5 Gb/mm)²)比SK hynix 512Gb 176L V7 4D PUC NAND (10.8 Gb/mm²)和KIOXIA/WD 1Tb 162L CuA BiCS6 NAND (10.4 Gb/mm²)，预计将增加到11.5 Gb/mm²三星238L TLC模。

三星电子在3D NAND技术方面的强项238L也将保留2层结构。162L BiCS6 3D NAND将是第一款^圣KIOXIA/WD的CuA概念产品。

表1。新型3D TLC NAND芯片的比较三星176L和238L, SK海力士176L, KIOXIA/WD 162L(来源:ISSCC2021, ISSCC2022)

未来如何提高3D NAND的存储容量?

尽管业界已经超越了采用CuA(或PUC或COP或Xtacking)概念的128堆叠WL结构，但3D NAND存储设备现在面临许多挑战，如单元串电流减少、处理吞吐量增加、处理不均匀性、缺陷、寄生负载增加、外围面积减少、WL通道电容增加、RC延迟变化、WL上升时间和单元间干扰增加以及读写速度下降。

此外，3D NAND产品也需要高带宽。为了实现和克服上述挑战，NAND厂商成功地开发和应用了新的创新和技术，用于即将到来的176L/238L NAND存储设备，如;

三星176L TLC V7 V-NAND

• 1^圣来自三星的COP结构
• 2步BL强迫(TBF)、2步BL/WL强迫(TBWF)最小化细胞Vt变化
• MIM垂直电容(电荷泵，CP)，最大限度地提高功率效率，减少CP面积
• 通过LTT或CTT接口切换DDR5.0

三星238L TLC V8 V-NAND

• 2^nd来自三星的COP结构
• 2-deck集成
• 偏置消除感测锁存器(OCSL)方案改善V_旅行抵消
• 四组无干扰读取(Q-IFR)方案减少单元耦合(V_t转变@Read)
• CSL噪声跟踪(CSL补偿)方案，以减少CSL噪声
• 代码自适应直流保持以减少tCS(设置时间)和电源
• 切换DDR5.0接口

SK hynix 176L TLC V7 4D PUC

• 3^{理查德·道金斯}SK海力士的gen - 4D PUC NAND结构
• 12级页面缓冲区(PB)
• 1:1 PB to cache连接总线(PBUS)
• 中心x解码器(XDEC)与半平面激活
• 新的字符串增强(未选择的字符串增强方案)
• 自适应WL超速(OVD)
• 局部泵增压用于可变级和频率充电泵

KIOXIA/WD 162L TLC BiCS6

• 1^圣Gen. CuA BiCS和6^thKIOXIA/WD的BiCS将军
• 异步独立平面读(AIPR)技术
• 新的增强感知(SEN隔离)方案
• IO占空比校正(IO- dcc)方案
• 逻辑电路的新扫描链(测试)