罗门哈斯创4:技术评审
之间的合作教授斯蒂芬·拉塞尔(TechInsights)博士和彼得腌(包括)
斯蒂芬·罗素博士
彼得教授胡说八道!
罗门哈斯发布了他们4th一代(创4)今年MOSFET产品。新范围包括场效应管额定750 V(从650 V)和1200 V,有许多可用的TO247包装组件汽车56 / 24 mΩ合格。这是一个阵容显示罗姆将继续针对车载充电器市场,他们有以前的成功。
在他们的发布声明,罗姆声称他们的创4产品“在单位面积上的阻力减少40%常规产品不牺牲短路时间进一步提高原始双槽结构。”他们继续:“此外,显著减少寄生电容可以实现开关损耗降低50%在我们前一代SiC mosfet”。
在几周内,TechInsights迅速采购和截面新的罗姆第四代mosfet,释放第一个图片在2022年7月。从那时起,包括一直致力于提供电子数据在这些设备上,结合横断面图的帮助我们解释罗姆在战壕里技术的进步。
及时、全面分析、测试设备的健壮性、可靠性和beyond-the-datasheet特点将用于TechInsights订阅者。与此同时,在这篇文章中,我们应当公布一些揭示早期的分析,帮助我们验证上述索赔由罗姆,和理解他们的改进。
沟MOSFET基础知识
传统的平面场效应管的门和通道地区位于半导体表面。平面场效电晶体易于制造和相当可靠。然而,在努力减少芯片尺寸,从而推高收益率,其横向拓扑强加限制多远,最终,它可以缩小。
图1:表示SiC MOSFET的设计,显示典型的平面结构和沟的设计形式罗姆(创3)和英飞凌。
沟MOSFET构成一门边缘上形成海沟,蚀刻,碳化硅表面。沟门用于创建低电阻设备——低特定导通电阻(Ronsp,抵抗x区)是精确的。实现较低的Ronsp允许芯片制造商缩小模具的大小,从而实现他们RDSon = 15莫姆产品,说,利用更少的原文如此,因此获益的收益率。
多个原因背后Ronsp沟MOSFET的低。首先,SiC槽侧壁上的门的通道流动,更高意义电子阻碍传递下来通过沟门比相比平面设备。这减少了通道阻力。第二,沟MOSFET能够消除平面MOSFET的JFET阻力,该地区从两个渠道是当前p-body联系人之间的挤在一个狭窄的通道。然而,正如我们将看到的,实际,务实的设计可能会导致JFET-like地区被重新引入。第三,更大密度的垂直沟盖茨应该可能的盖茨比平面的数量,减少细胞音高和增加电流密度。
然而,要小心鲨鱼。沟mosfet可以难以优化可靠,健壮的操作。特别是,成功的设计必须导航最大化SiC的高电场的问题(9 x大于Si)顶部的设备,同时保护精致的栅氧化层,这也是位于设备的顶部从相同的字段。这种平衡需要聪明但复杂的设备布局,否则漂移区域需要严肃的降额,侵蚀沟的收益结构。沟mosfet的缺点是因此更复杂的设计,通常需要更多的加工步骤,一些可能有特殊的并发症——深高能植入物(在英飞凌的),或深沟蚀刻(ROHM Gen4)。
罗姆和英飞凌的沟的设计
罗姆和英飞凌第一转向沟mosfet,利用不同的设计。TechInsights截面罗姆的创3在图2所示,以及卡通形式如图1所示。罗姆选择更传统的设计与渠道每一方的每一门沟,利用假沟两边,中、深P-implants保护门沟。英飞凌使每一沟努力工作!每个沟有一个通道一侧,另一侧笼罩的P +深植入使栅氧化层的高电场。这个布局允许的通道一侧海沟是完全符合4°离轴碳化硅晶体;一个整洁的技巧,降低其阻力。
明显的从图3是两个活动的源战壕之间的每个活动门沟,宽的身体接触,所有的这一切使得这个大细胞沟设备。然而,当看到这个设备在计划看来,这显然是浪费的布局是有意义的。代替传统的栅条纹生成设备只有一个维度,这创3设备布局与盖茨运行自上而下,从左到右,创建一个聪明的二维网格的门,门密度单位面积翻了一倍。这是类似的概念Wolfspeed六角布局,增加他们的门密度约1.3倍。
然而,直到罗门哈斯的最新4th创释放,无论是沟设备可以夸耀的Ronsp低于最佳平面场效电晶体。进一步的问题这一代3设计只是源战壕提供多少保护门从非常高的字段现在?
图2:罗姆之前的3理查德·道金斯代SiC mosfet(来源:TechInsights)
罗门哈斯的4th一代SiC场效电晶体
后TechInsights快速采购和横截面的新罗姆4th一代场效电晶体所示TechInsights新的创4的高分辨率扫描电镜图像设备。
图3:罗门哈斯的新4th代SiC mosfet(来源:TechInsights)
相比3理查德·道金斯创设备,4th创设备有一些相似之处,一些显著的不同。
剩下类似罗姆采用的方法是使用传统沟MOSFET设计,与渠道两个gate-trench侧壁。然而现在,每个门沟两侧是一个接地源沟的两侧,扩展到漂移区域深度的两倍。我们将解释,这是设计的关键特性,巧妙地利用罗姆更好地保护栅氧化层,和更低的电阻。
单一虚拟/源沟每门沟允许3 x细胞减少。然而,这标志着结束罗姆的小说单元布局用于创3门密度几乎翻了一番,支持传统的一维条纹布局。综上所述,这代表了一个净50%(最低)门沟密度单位面积的增加,这有助于进一步降低问题困扰其他设备通道阻力,阻力以前所示可以提供高达30%的650 v平面MOSFET的串联电阻。
阻力,另一个主要贡献者衬底,经历了第一次变薄,大大降低了该组件。
创4设备检查罗姆的说法
使用包括广泛的先进的电气设备描述,结合分析从Techinsights罗姆的申请已经检查这些设备。我们比较直接,一个新的650 v 4日创罗姆MOSFET,第三创MOSFET,和一流的平面SiC MOSFET,所有具有类似Rdson评级。
第一个损失。罗门哈斯的第一要求在如图所示,他们已经减少了传导损失40%允许相当于芯片尺寸减少。事实上TechInsights横截面,我们可以确认具体的阻力(Ron×A)芯片的有效面积比他们的上一代几乎完全低40%,尽管在现实中必要的设备减少这种不活跃地区获得略。进行进一步的背景下,新Ronsp也小于20%领先平面设备特征。这是一个至关重要的推进,使死的收缩,迫使收益率降低成本,因为之前我们已经讨论过的。
图4:罗门哈斯的创4 s Ronsp较低和减少输出电容和crs(来源:罗门哈斯)
第二个图像中声称是由于降低切换损失将减少的米勒的功放。事实上,虽然死我们比较不完全匹配,我们可以确认~ 90%减少crs(额定电压),和一个分数减少输出电容,这取决于电压。我们的交换基准测试正在进行中。
一个声称由罗姆与额定电压的增加的范围从650到750 V。罗姆:“击穿电压750 v,确保设计余量VDS反对增兵”。我们发现这是一个有趣的发展,整个行业正在发生。在现实中,然而,实际的新一代的击穿电压4设备,测试在静态条件下,~ 1000 v,实际上是低于创3,分解超过1200 v。新一代4是与领先的平面设备。他们声称保证金,其印象深刻,考虑实际的数据。他们签署了在他们的设备上使用他们真正的击穿电压的75%,略高于50%的创3,表明他们更可靠。这减少降额是一个伟大的进步,在一定程度上,使阻力减少,正如我们将在下一节中解释。
图5:真实,击穿电压测量显示减少从创3创4,尽管额定电压的增加。这代表了一个显著减少漂移区域降额。
短路测试的创4的热解色谱实验室会很快,但是第三个罗姆的有趣的说法是,尽管减少模具大小和电流密度的增加,短路承受时间实际上增加了。的话,这是进一步的证据结合降额减少,罗姆已经大步在他们的设备的可靠性和鲁棒性。
图6:罗门哈斯的创4 s增加短路承受时间,同时降低Ronsp(来源:罗门哈斯)
放在一起,这是一个从罗姆强劲表现,回答了许多早期的批评SiC沟设备。然而,所有这一切是如何可能的?
101规则:保护栅氧化层
见下图中包括的图解复制新的创4设计。这并不考虑减少球场,而是强调门周围的变化。
图7:热解色谱表征的新一代4罗姆设备,完成与电场线,展示栅氧化层的保护。
MOSFET设计,尤其是SiC沟MOSFET设计,是关于保护装置时的栅氧化层在断开状态,阻止一个很大的电压。在这一点上,高电场存在设备表面,如果允许配合栅氧化层与门泄漏造成问题和可靠性。源战壕创3设备,只有在门槽的深度,因此,下面的P +植入这些仅仅是一个小比门沟本身。因此,电场线见图中(可以想象成一个气球的外缘膨胀),在海沟的角落,弯曲,可以更容易地与门沟的底部。
相反,罗门哈斯的新源创4战壕,由P +包围区域植入源沟侧壁和底部,是更深层次的。这将pn结保护门深入漂移区域,远离栅氧化层的保护。创4图所示,峰值场线(气球的外缘)仍然远离栅氧化层。
门保护,回报
更好的保护门,那又怎样?如果门是相对未受保护的,创3设备,那么需要采取行动,以确保电场从未达到足够高的价值造成损害。因此,支持阻断电压的漂移区域过度设计(本质上降低看到我的文章这个话题)支持超过必要的电压为应用程序。记得650 v创3装置,可用于400 v电动车,击穿电压超过1200 v。虽然这持久的操作,确保安全支付的罚款是漂移区域的阻力就会成指数级增长的电压可以支持(Rdr∝V ^ 2.28)。
因此,通过更好的保护门,创4设备需要更少的降额。我们测量的击穿电压是1000 V,创3减少超过20%,因此,漂移区电阻可能已经减少了超过40%。这似乎证实TechInsights横断面图,新设备有一个类似的漂移区域宽度,尽管这是由薄,有效地,深沟如图7所示。我们也希望的掺杂漂移区域将增加,降低阻力。
有效的栅氧化层保护也会造成更大的可靠性。具体地说,它会占栅氧化层承受的时间越长,罗姆µs建议增加了最低的4.5,5.5µs。在短路故障,设备支持的最高领域的面积通常会达到最高温度。如果那个位置移动进一步从大门,所以直到燃烧的时间将会增加。
另一个窍门:点头向SiC Superjunction吗?
SiC Superjunctions在学术界已提出十年或更长时间,最近我的研究小组。我们提出了一个1700 v SiC Superjunction设备利用7µm深沟,植入P侧壁。
罗姆设备不是superjuction设备,他们的p型排列战壕只有一小部分我们提出,但我们怀疑superjunction原则是在地区下沟门。毕竟,一个非常狭窄的n型地区挤在两个P-pillars可以添加一个重大JFET阻力装置。但是,我们怀疑这个地区的n型掺杂区域将高于漂移区域,利用电荷平衡原理superjunctions(一天一课)增加掺杂在不损害阻塞功能。
外卖和结论
公平地说我们有非常兴奋设计;这似乎是一个战壕SiC设计实现其潜力。我们从这个设计,罗姆已经找到一种方法同时使用他们的深沟的设计:
- 细胞间距减少三倍,大大减少通道阻力。
- 保护栅氧化层,提供更高的可靠性和减免漂移区域的机会更少,降低其阻力。
- 大幅降低衬底电阻。
- 引入JFET区(负),但可能降低其影响通过superjunction /电荷平衡的原则。
而只有英飞凌和罗门哈斯沟设备是可用的今天,博世也紧随其后,和其他IDMs可能跟随他们,追逐的潜在收益和成本效益。布丁的证明将在采用率;我们将会看到更多的电动汽车原始设备制造商和一级年代采用车载充电器的技术,甚至可能在动力传动系统逆变器,主要由平面设备。
包括咨询公司提供一个定制的描述碳化硅和其他电力设备的服务。与TechInsights和其他人合作,我们提供了静态、动态和可靠性数据,详细分析和评论最新的碳化硅、氮化镓和Si版本。一队领先的学术专家,加起来50多年的经验设计、制造,优化,测量,和打破电力半导体器件,可用于接触contact@PGCConsultancy.com。
教授彼得腌15年的工作经验在设计,制造和测试的碳化硅电力电子器件。作为热解色谱的创始人,他是一个教授在华威大学电力电子器件。领导项目开发定制电力设备(igbt、mosfet和二极管)额定1200 V电动车15千伏,空间,工业机器和网格。他已经发表了超过80篇论文,和3个专利,他的工作已经跨碳化硅行业使用。
TechInsights是自豪地支持一个公平的市场,促进创新,和电子知识产权可以创建和货币化进我们生活的世界。领导世界微电子逆向工程,半导体工业和建筑的内容平台。乐动篮球快讯
斯蒂芬·罗素博士有超过15年的经验在宽禁带(银行)设备制造和表征。他收到了他的博士学位2013年从格拉斯哥大学的电子工程研究金刚石场效应晶体管,之前英国华威大学的发展3.3 kV、10 kV碳化硅设备。他赢得了2018年IEEE电力电子最佳论文奖的论文“高温电气和热老化性能及应用注意事项SiC DMOSFETs力量”。他在2018年进入行业领导开发新硅IGBT的产品线和煽动一个R & D项目使用碳化硅jfet电路保护的应用程序。2020年,他加入了TechInsights作为主题专家电力半导体器件在整个行业的发展。
